Հավաքածուներ

ASIC դիզայնի մշակում և դասավորություն

ASIC դիզայնի մշակում և դասավորություն

ASIC- ը, կիրառման հատուկ ինտեգրալային շղթան արտադրելը կարող է շատ ծախսատար լինել: Արդյունքում անհրաժեշտ է ապահովել, որ ASIC նախագծման և մշակման գործընթացը իրականացվի տրամաբանական և վերահսկվող եղանակով:

ASIC նախագծման և մշակման գործընթացի յուրաքանչյուր փուլ պետք է ուշադիր վերահսկվի և ձեռնարկվեն նախազգուշական միջոցներ `ապահովելու համար, որ ASIC- ի վերջնական դիզայնը համապատասխանի պահանջին և բավարար կերպով գործի իրական աշխարհի ծրագրերում:


ASIC նախագծման և զարգացման փուլերը

Դիմումի հատուկ ինտեգրալային շղթայի, ASIC նախագծման մեջ կան մի քանի փուլեր: Դրանցից յուրաքանչյուրը պետք է ճիշտ ձեռնարկվի, քանի որ գործընթացում հետագայում սխալները շտկելը աստիճանաբար ավելի ծախսատար է դառնում: Իդեալում, զարգացման գործընթացը պետք է ներառի բոլոր պահանջվող փուլերը, և յուրաքանչյուրը պետք է բավարար կերպով ավարտվի մինչ հաջորդին անցնելը: Հաճախ արտաքին մասնագետ ընկերությունն օգտագործվում է ASIC նախագծման ծառայություն մատուցելու համար: Ըստ այդմ, անհրաժեշտ է ապահովել, որ ASIC նախագծման ծառայության կամ ընկերության ինտերֆեյսը լիովին գործունակ լինի: Դա անելու ձևերից մեկն է `համոզվել, որ ASIC նախագծման գործընթացը ճիշտ է:

Պահանջների գրավում Theիշտ այնպես, ինչպես պահանջները որսալը ցանկացած համակարգային նախագծման էական մաս է, նույնը վերաբերում է նաև ASIC դիզայնին: Անհրաժեշտ է, որ բոլոր պահանջները ներկայացվեն, որպեսզի ձևավորումը ճիշտ տեղադրվի: Հետագա փուլում պահանջների փոփոխությունները կհանգեցնեն նախագծային փոփոխությունների, որոնց իրականացման համար կարժենա զգալի գումար:

Մոդելավորում ASIC- ի զարգացման այս փուլում անհրաժեշտ է մոդելավորել ASIC դիզայնի բարձր մակարդակի ֆունկցիոնալությունը `ապահովելու համար, որ ճիշտ մոտեցում է ցուցաբերվել: Սովորաբար այս մոդելավորումը կատարվում է ծրագրային ապահովման մեջ, հաճախ C կամ նմանատիպ լեզվով: Որոշ հանգամանքներում հնարավոր է ներմուծել շրջանի բլոկի դիագրամը նախագծման գործիքի մեջ, որպեսզի հնարավոր լինի իրականացնել ASIC մոդելավորումը:

Այս փուլում ASIC մոդելավորման շատ կարևոր ոլորտներից մեկն այն է, որ կոճղման և կլորացման տարրերը ճիշտ ներառվեն: Anyանկացած անհամապատասխանություն կարող է հետագայում նախագծում ստեղծել մեծ խնդիրներ, որոնք դժվար է գտնել և շտկել:

ASIC փաթեթի ընտրություն ASIC- ի փաթեթի ընտրությունը ղեկավարվում է մի շարք գործոններով: Ակնհայտ է, որ անհրաժեշտ միացումների քանակը մեծ ազդեցություն ունի, բայց դա և սպասվում է ջերմության տարածումը: Heatերմության տարածման ավելի բարձր մակարդակներում անհրաժեշտ կլինի փաթեթ, որը կարող է շատ արդյունավետ փոխանցել ջերմությունը սիլիցիումից: Բացի դրանից, իր ազդեցությունը կունենա նաև այն շղթայի ակնկալվող արտադրական գործընթացը, որի մեջ մտնելու է ASIC- ը: Վերջապես ASIC սիլիցիումի վաճառողը կանդրադառնա փաթեթի ընտրության վրա: ASIC տարբեր վաճառողներ կառաջարկեն տարբեր փաթեթներ: Ըստ այդմ, վերջնական ընտրությունը կլինի հավասարակշռությունը բոլոր պահանջների միջև:

ASIC- ների համար մատչելի փաթեթները կարելի է ընտրել լայնածավալ ինտեգրալային շղթաների համար օգտագործվող մի շարք ծանոթ փաթեթներից և ներառում են.

  • Քառակուսի տուփ (QFP) - չնայած որ մի ժամանակ սիրված էին և կապի բարձր մակարդակ էին ապահովում, այդ փաթեթներն ուժեղ չեն և հեշտությամբ վնասվում են: Քորոցները հեշտությամբ թեքվում են նախքան թիրախային տախտակի վրա զոդելը, և արդյունքում անհրաժեշտ է շատ զգույշ վարվել:
  • Գնդիկավոր ցանցի զանգված (BGA) - սա հաճախ նախընտրելի լուծում է ներկայումս, քանի որ BGA- ն ուժեղ է և հնարավոր է մշակել SMT արտադրական գործընթացների մեծ մասում:

ASIC դիզայնի գրավում ASIC- ի դիզայնի գրավումը կարող է իրականացվել մի շարք ձևերով: Առավել ակնհայտ մեթոդներից մեկը `ASIC դիզայնը սխեմատիկայից գրավելն է: Այս մեթոդը փոխարինվել է, և նախագծերը սովորաբար նախագծվում են օգտագործելով նախագծման գործիքներ, որոնք գրավում են անհրաժեշտ մաթեմատիկական գործողությունները և այն փոխակերպում են պահանջվող սխեմաների ներկայացման: Գոյություն ունեն մի շարք գործիքներ, որոնք կարող են իրականացնել դա, ներառյալ VHDL նախագծման գործիքները և Verilog- ը: Այս գործիքները կարող են վերահսկել դիզայնը ինչպես դիզայնի բարձր, այնպես էլ ցածր մակարդակով: Սա հնարավորություն է տալիս վերահսկել ASIC դիզայնը մինչև գրանցումը ռեգիստրով կամ նույնիսկ բիթ առ բիթ մակարդակով:


ASIC դասավորություն

ASIC- ի դասավորությունը զարգացման կարևոր փուլ է: ASIC- ի դասավորության հարմարեցման մակարդակը կախված կլինի օգտագործվող ASIC- ի տեսակից, բայց լրիվ հարմարեցված նմուշների համար ASIC- ի դասավորությունը շատ ավելի ճկուն է, քան մյուս տարբերակների համար, որտեղ հնարավոր է հնարավոր չէ որոշել դասավորության մեծ տարրերը:

ASIC- ի դասավորությունը կներառի բազմաթիվ գործոններ `շղթայի որոշակի հատվածների և տրանզիտային ժամանակների առավելագույն հարմարավետությունից, մինչև տարբեր տարածքների միջև անհրաժեշտ փոխկապակցման քանակը: ASIC- ի դասավորությունը սովորաբար իրականացվում է համակարգչային հսկողության ներքո, բայց, այնուամենայնիվ, հնարավոր է սահմանափակումներ դնել ASIC- ի դասավորության վրա `որոշակի էլեկտրական պարամետրերի կատարումը ապահովելու համար:

ASIC մոդելավորում և համեմատություն մոդելավորման հետ ASIC- ի դիզայնը որսալուց հետո անհրաժեշտ է ապահովել, որ դիզայնը համապատասխանի իր պահանջներին և որ այն ճիշտ աշխատի: Դրան հասնելու համար ձեռնարկվում է հետագա սիմուլյացիա: ASIC դիզայնը ստուգվում է նախկինում գեներացված ծրագրային ապահովման մոդելի նկատմամբ: Պարզվել է, որ վերջին ինտեգրալային շղթայում հայտնաբերված սխալներից շատերը ֆունկցիոնալ սխալներ են, որոնք հաճախ կարող էին հայտնաբերվել այս փուլերում, եթե մոդելավորումը թիրախի կամ պահանջվող ASIC ֆունկցիոնալության իրատեսական ներկայացում է: Բացի այդ, ժամանակի մանրակրկիտ ստուգումը կարևոր է, հատկապես ASIC- ի լրիվ պատվերով նմուշների համար: Դա պետք է կատարվի մի փոքր ավելին, քան նշված ջերմաստիճանի տիրույթը, էլեկտրամատակարարման մուտքի միջակայքը և նախատեսված գործընթացի փոփոխությունը:

Պաշտոնական ստուգում Վերջին տարիներին ASIC- ի նախագծման կյանքի ցիկլի այս ոլորտը դառնում է ավելի կարևոր: ASIC նմուշների աճող բարդության հետ մեկտեղ ավելի կարևոր է ստանձնել պաշտոնական ստուգում `դիզայնի ճիշտ լինելու ապահովման համար: Ասպեկտները, ներառյալ ստուգումները, ապահովելու համար, որ ծրագրային ապահովման մոդելի բոլոր փոփոխականները ճիշտ են սահմանված, ինչպես նաև ստուգվում են ասպեկտներ, ինչպիսիք են ժամացույցի շեղումը և ASIC նախագծման տարբեր ժամացույցային տարածքների միջև մետաստայնությունը: Metastability- ը խնդիր է, որը տեղի է ունենում, երբ տվյալները փոխվում են նույն ակնթարթորեն, ինչպես ժամացույցը: Դա ելքային տվյալների լուծման հավանականությունն է `պահանջվող վիճակին չհամապատասխանող, եթե մուտքային տվյալները և ժամացույցը միաժամանակ փոխվում են:

ASIC թեստային տեխնիկա Արտադրվելուց հետո անհրաժեշտ է, որ հնարավոր լինի փորձարկել ASIC սարքը: Սովորաբար օգտագործման համար դիտարկվում են երեք տեխնիկա: Առաջինը սահմանային սկան է, JTAG, IEEE1149.1: Այս տեխնիկայի միջոցով հնարավոր է ստուգել մուտքի / ելքի տարածքները, ինչպես նաև սարքի ներսի շղթան: Այնուամենայնիվ, սահմանային սկանավորումը սերիական տեխնիկա է, և շատ դանդաղ է ստուգել բարդ սարքը:

Երկրորդ տեխնիկան օգտագործում է այն, ինչը կոչվում է սկան շղթաներ: Այս տեխնիկան օգտագործում է ASIC- ի առկա ռեգիստրները, բայց յուրաքանչյուրն իր մեջ ներառում է մուլտիպլեքսեր սկան մուտքի և նորմալ մուտքի միջև: Կարող են ստեղծվել մի շարք շղթաներ, որոնցից յուրաքանչյուրն ունի երկու մուտք և ելքային շղթա: Թեստային վեկտորները ստեղծվում են մուտքերի համար, և դրանց միջոցով հնարավոր է վերլուծել արդյունքը և հայտնաբերել ցանկացած սխալ: Ավտոմատացված սկան շղթայի մուտքային հաջորդականությունները կարող են գեներացվել և օպտիմիզացված լինել `գրանցումների միջև բոլոր տրամաբանությունը ստուգելու համար` ստուգելու համար, որ հանգույցները կարող են խրված լինել որոշակի վիճակում, այսինքն `1 կամ 0:

ASIC փորձարկման գործընթացը արագացնելու համար կարող են իրականացվել մի շարք շղթաներ `դրանով իսկ հնարավորություն ընձեռելով իրականացնել զուգահեռ փորձարկում:

Լրացուցիչ կարող է օգտագործվել նաև BIST (Built In Self Test): Սա հատկապես օգտակար է այնպիսի իրավիճակներում, ինչպիսիք են չիպերի փորձարկումը, որոնք պարունակում են այնպիսի տարրեր, ինչպիսիք են SRAM- ը, որոնց ստուգումը երկար ժամանակ է պահանջում: Հաճախ վաճառողները վաճառում են այն, ինչ անվանում են «պահածոյացված վեկտորներ» նման տարրերի փորձարկման համար: Քանի որ դրանք շատ ծախսարդյունավետ են սիլիցիումի տարածքի և փորձարկման ժամանակի տեսանկյունից: Այս վեկտորների տեխնիկան և ծավալը հաճախ կարող են ազդել վաճառողի ընտրության վրա:

Նախատիպ ASIC- ների ֆիզիկական փորձարկում Երբ առկա են սիլիցիումի ֆիզիկական նախատիպի ASIC- ներ, անհրաժեշտ է տալ նրանց ամբողջական փորձություն, ներառյալ թեստային շղթայում ASIC- ի հետ փորձարկում: Ոչ միայն անհրաժեշտ է ստուգել դրանց շահագործումը, այլ դրանից բացի, ձեռնարկվում են գործընթացի տարածման ստուգումներ `արտադրության մեջ հավանական բերքատվության ցուցումը տալու համար: Նպատակը նեղ տարածում է, որը մոտ չէ ձախողման սահմանային եզրերը անցնելուն:

Հնարավոր է, որ այս փուլում որոշ խնդիրներ հայտնաբերվեն: Խնդիրներն ուսումնասիրելու համար կարող են օգտագործվել մի շարք մեթոդներ: Սահմանի սկանավորումը հզոր գործիք է, և ստուգումներ կարող են կատարվել նաև արտաքին շղթաների միջերեսի շուրջ: Հաջողությամբ օգտագործված տեխնիկայից մեկը հենց ASIC սիլիցիումի վրա զննումն էր: Դա սովորաբար հնարավոր չէ այժմ ՝ հաշվի առնելով առանձնահատկությունների շատ փոքր չափերը, որոնք այսօր սովորական են:

Մեկ այլ մեթոդ է ախտանիշները հետաքննելը և այնուհետև առաջացնել վարկած, որը այնուհետև կարող է ստուգվել ASIC- ի մոդելավորման դեմ: Սա հնարավորություն է տալիս ճիշտ խնդիրը նմանակել և այնուհետեւ շտկել:

Կյանքի ցիկլի ակնարկներ և արտադրության հանձնում Ինչպես զարգացման թիմի տարբեր ստորաբաժանումների կամ տարբեր ոլորտների միջև, այնպես էլ անհրաժեշտ է ապահովել, որ միջերեսները բավարար կերպով աշխատեն, և պահանջվող բոլոր տեղեկությունները ճշգրիտ փոխանցվեն: Սա հատկապես վերաբերում է սիլիցիումի մատակարարի հետ ինտերֆեյսին, քանի որ նրանք ստեղծում են այլ ընկերություն և ունենալու են տարբեր գործընթացներ, որոնց միջոցով նրանք աշխատում են: Դրան հասնելու համար, որպես կանոն, տեղեկատվության փոխանցումը ASIC նախագծային ծառայությանը կատարվում է պաշտոնական ձևով, և սիլիցիումի վաճառողները հաճախ ակնկալում են, որ այս մասում տեսնեն բազմաթիվ իրեր, ներառյալ ASIC դիզայնի ստուգման արդյունքները:


Ամփոփում

Եթե ​​ASIC նախագծման գործընթացը իրականացվում է ուշադիր, հնարավոր է շատ մեծ օգուտներ քաղել միավորի արժեքի իջեցման և հաճախ կատարողականի բարելավման տեսանկյունից: Այնուամենայնիվ, եթե սխալները մտնում են գործընթաց, զարգացման ծախսերը կարող են աճել, քանի որ պահանջվում է ASIC նախագծման և մշակման գործընթացի հետագա կրկնություններ: Հետևաբար, անհրաժեշտ է հոգ տանել, որպեսզի ASIC- ի զարգացումը հաջողությամբ իրականացվի:


Դիտեք տեսանյութը: Бесплатный Проект Дома 7 на 10, планировка 50 квадратов (Հունվարի 2022).